av免费网站,一级A片电影,中文操逼网,人妻体内射精一区二区,国产操逼免费,麻豆入口,18黄网站,人人看人人做

本文經(jīng)機(jī)器之心

授權(quán)轉(zhuǎn)載，禁止二次轉(zhuǎn)載

編輯：杜偉

從設(shè)計(jì) CPU、制作原型機(jī)、最終成品到軟件編程，19 歲極客小伙用了整整兩年的時(shí)間。

RISC-V 是一個(gè)基于精簡(jiǎn)指令集（RISC）原則的開源指令集架構(gòu)（ISA），它是對(duì)應(yīng)開源軟件運(yùn)動(dòng)的一種「開源硬件」。該項(xiàng)目于 2010 年始于加州大學(xué)伯克利分校，項(xiàng)目貢獻(xiàn)者是該大學(xué)以外的志愿者和行業(yè)工作者。

RISC-V 指令集的設(shè)計(jì)考慮了小型、快速、低功耗的現(xiàn)實(shí)情況來實(shí)做，但并沒有對(duì)特定的微架構(gòu)做過度的設(shè)計(jì)。與大多數(shù)指令集相比，RISC-V 指令集可以自由地用于任何目的，允許任何人設(shè)計(jì)、制造和銷售 RISC-V 芯片和軟件。

2021 年 4 月初，一位熱衷于自制 CPU 的 19 歲極客小伙 Filip Szkandera自己設(shè)計(jì)和制造出了 32 位功能性 RISC-V CPU，并構(gòu)建了與其他自制計(jì)算機(jī)不同的個(gè)人計(jì)算機(jī)「菠蘿一號(hào)（Pineapple ONE）」。從設(shè)計(jì)、調(diào)試和安裝 CPU 和所有硬件，F(xiàn)ilip 整整花了兩年時(shí)間。Filip 還受邀在東京舉辦的 RISC-V Days Tokyo 2021 Spring 上做了演示，他也成為了該會(huì)議自 2017 年舉辦以來最年輕的演示者。

創(chuàng)建者 Filip Szkandera。

整體來看，「菠蘿一號(hào)」是由 8 塊正方形打印電路板垂直堆疊組成，每塊邊側(cè)高度約為 10 厘米，外加一個(gè) VGA 顯示接口卡。一共使用了 230 多個(gè)集成電路，大多數(shù)是 74HCT 系列邏輯芯片。示意圖如下：

32 位 RISC-V CPU 的規(guī)格如下：

最大時(shí)鐘速度：500kHz
程序內(nèi)存：512kB
內(nèi)存 512kB
閃存 512kB
VGA 輸出：200×150px（黑白）
2 個(gè) 8 位輸入端口
2 個(gè) 8 位輸出端口

目前，「菠蘿一號(hào)」計(jì)算機(jī)支持的命令包括：HELLO、HI、PEEK

、POKE

、SYSTEM INFORMATION、CLEAR 等。

此外雖然 CPU 的運(yùn)行速度僅有 500kHz，但玩?zhèn)€貪吃蛇游戲還是綽綽有余的：

Filip 在一篇博客中介紹了他從設(shè)計(jì) CPU、制作原型機(jī)、輸入 / 輸出端口、最終成品到軟件編程的技術(shù)細(xì)節(jié)（下文以第一人稱敘述）。

設(shè)計(jì)自己的 RISC-V CPU

此前，我在 Youtube 上發(fā)現(xiàn)了電子愛好者 Ben Eater 自制 CPU（構(gòu)建著名的 8 位計(jì)算機(jī)和經(jīng)典的 6502 微處理器）的相關(guān)教程，所以非常著迷，也就有了自制 CPU 的想法。然而，我覺得對(duì)于 CPU 基礎(chǔ)知識(shí)了解的還不夠，因此又觀看了 Google Robotics 軟件工程師 Robert Baruch 的教程視頻，他只使用了基本邏輯元件構(gòu)建了 32 位 RISC-V CPU。

之后，我便開始在一個(gè)名為「Logisim-Evolution」的項(xiàng)目中制造自己的 RISC-V CPU。我給自己設(shè)定的目標(biāo)是不使用任何微控制器或 FPGA，只使用基本的分立邏輯元件。編譯器支持的最基礎(chǔ) RISC-V CPU 必須包含擴(kuò)展「整數(shù)（I）」且至少為 32 位。此外，我還需要安裝一個(gè) VGA（視頻圖形陣列）輸出卡。

我花了整整 6 個(gè)月的時(shí)間在 Logisim 項(xiàng)目上，終于得到一個(gè)可運(yùn)行的程序模擬。下一步繪制所有模塊的原理圖、從 JLCPCB 網(wǎng)站上購買所有的 PCB（印制電路板）并重新設(shè)計(jì)。由于這是我首次購買 PCB，擔(dān)心搞砸一切，于是決定在設(shè)計(jì)過程中分模塊處理，一次選購幾個(gè)，以免自己應(yīng)接不暇。

Logisim-Evolution 項(xiàng)目中的模擬原理圖如下：

經(jīng)過了兩輪設(shè)計(jì)，最后只剩下幾個(gè)模塊需要處理，其中一個(gè)是直接生成器（immediate generator）。當(dāng)我絞盡腦汁想將它從模擬轉(zhuǎn)化為合適的原理圖時(shí)，發(fā)現(xiàn)自己犯了一個(gè)致命錯(cuò)誤：完全不清楚模擬是如何運(yùn)行的。幸運(yùn)的是，修復(fù)起來也沒有那么困難，于是對(duì)已經(jīng)制作完成的 PCB 做了改進(jìn)。

原型機(jī)

接下來，我將開源電子原型平臺(tái) Arduino 連接到每個(gè) PCB 的輸入端、同時(shí)監(jiān)控輸出端并與預(yù)測(cè)端（prediction）做對(duì)比，從而對(duì)這些 PCB 進(jìn)行測(cè)試。設(shè)置好之后，一切就可以自動(dòng)運(yùn)行了。每次測(cè)試都至少持續(xù)數(shù)個(gè)小時(shí)。

當(dāng)我準(zhǔn)備好將所有 PCB 整合到一塊時(shí)，模塊也已經(jīng)間隔地安裝在了木頭上，并使用 3D 打印墊片（spacer）來固定。接著上傳了一個(gè)測(cè)試程序并開始測(cè)試。

原型機(jī)示意圖如下：

Arduino 平臺(tái)僅用來調(diào)試，沒有在最終成品中使用。

盡管我單獨(dú)測(cè)試了每個(gè) PCB，但首次嘗試還是失敗了，這不足為奇。我又不得不花費(fèi)大量時(shí)間來找失敗的原因，找出了一些錯(cuò)誤，如很難發(fā)現(xiàn)的時(shí)序問題。

輸入 / 輸出端口

我構(gòu)建的 RISC-V CPU 擁有兩個(gè) 8 位輸入端口和兩個(gè) 8 位輸出端口，你可以通過 RJ50 連接器在前板上訪問。此外，頂部模塊上有一個(gè) 7 段式顯示器（7-segment display），它與一個(gè)可以通過程序訪問的寄存器相連。

至于與 VGA 顯示器的連接，我受 Ben Eater 的啟發(fā)構(gòu)建了一個(gè) VGA 卡。VGA 的輸出分辨率是 200×150 像素，黑白顯示。雖然我想實(shí)現(xiàn)彩色顯示，但需要使用大型 V-RAM，太貴了，也就放棄了。

下板（board）將顯示存儲(chǔ)在 EEPROM（帶電可擦可編程只讀存儲(chǔ)器，型號(hào) 39SF010A）中的靜態(tài)圖像。我在最終成品中使用到了雙端口 SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）。

我還構(gòu)建了一些演示用的 I/O 模塊，它們?cè)谀┒硕加?RJ50 連接器。

PS/2 解碼器是買的現(xiàn)成的，我沒有時(shí)間自己制作。

最終成品

讓原型機(jī)運(yùn)行不太容易，在大約 5 個(gè)月的時(shí)間后，我終于成功了。

我又重新設(shè)計(jì)了所有的 PCB，修復(fù)錯(cuò)誤，并將這些 PCB 以塔狀結(jié)構(gòu)堆疊，所以每個(gè)模塊僅用針座（pinheader）相連接。重新設(shè)計(jì) PCB 大約花了 3 個(gè)月的時(shí)間，然后對(duì)最終的 PCB 進(jìn)行有序排列。

此外，我還設(shè)計(jì)并使用 Prusa i3 3D 打印機(jī)打印了一個(gè)圓柱體外殼，足以容納所有的 PCB 和 I/O 連接器，這樣也可以將鍵盤和 VGA 顯示器直接連接到計(jì)算機(jī)。

最終成品，左：無圓柱體外殼，右：安裝圓柱體外殼。

最終成品的組件拆卸：

方框圖：

編程

最后，在經(jīng)過了數(shù)百小時(shí)的設(shè)計(jì)、焊接和調(diào)試，我終于看到了成功的曙光。在好友 Jan Vykydal 的幫助下，我設(shè)置了一個(gè)兼容 RISC-V 且運(yùn)行良好的編譯器，使用 C 語言編寫了一些系統(tǒng)軟件和 demo 程序。這個(gè)編譯器可以生成機(jī)器代碼，我使用一個(gè) Python 腳本來接收代碼并 flash 入 CPU 內(nèi)存。