MIPS，推出兩款RISC-V處理器
我們知道，MIPS Tech 不再致力于他們的 MIPS CPU 指令集架構(gòu)，而是采用基于 RISC-V 的設計。今天，該公司大膽宣布其新的 eVocore P8700 和 I8500 多處理器 IP 內(nèi)核提供“一流的性能和可擴展性”。?
MIPS Tech 以其基于 RISC-V 的設計瞄準“處理器市場的高性能部分”，并且最近對這個開源處理器 ISA 贊不絕口。?
MIPS
有了新的 MIPS eVocore P8700，他們將其稱為“超標量性能”，據(jù)說能夠擴展到 64 個集群、512 個內(nèi)核和 1024 個 harts/threads。eVocore P8700 預計將于第四季度上市。
同時，eVocore I8500 是他們提供的效率產(chǎn)品，他們稱這將是 SoC 應用程序中同類最佳的電源效率。
MIPS進軍RISC-V市場
MIPS在官方新聞稿表示，新的 eVocore P8700 和 I8500 多處理器 IP 內(nèi)核是公司第一款基于 RISC-V 開放指令集架構(gòu) (ISA) 標準的 MIPS 產(chǎn)品。
eVocore 產(chǎn)品旨在擴展 MIPS 在高性能、實時計算應用（如網(wǎng)絡、數(shù)據(jù)中心和汽車）方面的領先地位。根據(jù) Semico Research 的數(shù)據(jù)，2020 年至 2027 年間，搭載 RISC-V CPU 內(nèi)核的 SoC 的復合年增長率為 73.6%，而汽車領域預計在此期間將達到 69.9% 的復合年增長率*。
新的 eVocore 多處理器 IP 內(nèi)核是第一款基于 RISC-V ISA 標準的 MIPS 產(chǎn)品。
Semico Research 首席 ASIC 和 SoC 分析師Rich Wawrzyniak表示：“我們將看到在汽車等領域繼續(xù)采用 RISC-V，因為公司看到了開放軟件開發(fā)環(huán)境可以提供的差異化可能性??！?/span>
?“憑借 MIPS 提供 RISC 架構(gòu)和內(nèi)核的悠久歷史，以及其在汽車、網(wǎng)絡和其他高性能應用領域的強大足跡，該公司轉(zhuǎn)向 RISC-V 對其下一階段的增長是有意義的?！?/span>
“隨著向 RISC-V 的過渡，MIPS 的目標是處理器市場的高性能部分，”MIPS 首席執(zhí)行官 Desi Banatao 表示。
“通過利用我們在實時功能、硬件虛擬化、功能安全和安保技術(shù)方面的差異化優(yōu)勢，我們可以為汽車、邊緣計算、網(wǎng)絡和交換以及大規(guī)模計算系統(tǒng)提供引人注目的產(chǎn)品?！?/span>
RISC-V International 首席執(zhí)行官Calista Redmond表示：“我們很高興 MIPS 作為 RISC CPU 架構(gòu)的先驅(qū)之一，將注意力轉(zhuǎn)向 RISC-? V。
“MIPS 長期以來一直用于高端計算，這是 RISC-V 開始獲得顯著牽引力的領域。MIPS 為 RISC-V 社區(qū)帶來了 CPU 創(chuàng)新的傳統(tǒng)以及為靈活性和可擴展性而設計的新的 RISC-V 兼容 CPU?！?/span>
eVocore IP：專為高性能異構(gòu)計算而設計
新的高度可擴展和可配置的 RISC-V 兼容 eVocore IP 內(nèi)核旨在提供領先的性能和高水平的可擴展性，使客戶能夠以獨特的組合混合多線程、多核 CPU 的一致集群，以滿足其精確的功率和性能要求。這些內(nèi)核旨在為異構(gòu)計算提供靈活的基礎，支持 eVocore 處理器和其他加速器的組合，并具有可維護所有內(nèi)核、主存儲器和 I/O 設備之間的二級緩存和系統(tǒng)級一致性的 Coherence Manager。
由于 RISC-V ISA 能夠以用戶定義指令 (UDI) 的形式添加自定義功能，因此 MIPS 可以獨特地提供許多高端應用程序所需的經(jīng)過驗證且強大的功能，同時還完全兼容-shelf RISC-V 開發(fā)工具和軟件庫。
兩個新的 eVocore IP 內(nèi)核都支持特權(quán)硬件虛擬化、用戶定義的自定義擴展、多線程、混合調(diào)試和功能安全。這些特性和內(nèi)核的高水平可擴展性使其非常適合廣泛的市場和應用中的計算密集型任務，例如汽車（ADAS、AV、IVI）、5G 和無線網(wǎng)絡、數(shù)據(jù)中心和存儲，以及高性能嵌入式應用。
eVocore P8700 – 超標量性能：?該多處理系統(tǒng)將深度管道與多問題無序 (OOO) 執(zhí)行和多線程相結(jié)合，以提供出色的計算吞吐量。它的單線程性能優(yōu)于其他 RISC-V CPU IP 產(chǎn)品中的當前可用性能，并且可以擴展到 64 個集群、512 個內(nèi)核和 1,024 個 harts/threads。eVocore P8700 將于 2022 年第四季度上市。
eVocore I8500 – 一流的性能效率：?這種有序多處理系統(tǒng)具有一流的電源效率，可用于 SoC 應用。每個 I8500 內(nèi)核都結(jié)合了多線程和高效的三重問題流水線，以提供出色的計算吞吐量。
來自：半導體行業(yè)觀察
原文鏈接：
https://www.hpcwire.com/off-the-wire/mips-pivots-to-risc-v-with-performance-and-scalability/
下載鏈接：
ARM的體系結(jié)構(gòu)與編程.pdf
ARM架構(gòu)參考手冊.pdf
ARM架構(gòu)參考手冊ARM V9.pdf
CPU之戰(zhàn)：ARM vs Intel.pdf
1、行業(yè)深度報告：GPU研究框架
2、信創(chuàng)產(chǎn)業(yè)研究框架
3、ARM行業(yè)研究框架
4、CPU研究框架
5、國產(chǎn)CPU研究框架
6、行業(yè)深度報告：GPU研究框架
深度報告：RISC-V異構(gòu)IoT全新架構(gòu)
RISC-V芯片產(chǎn)業(yè)指令集架構(gòu)研究
新時代“芯”生態(tài)：龍芯CPU技術(shù)與生態(tài)體系
來源：智能計算芯世界
轉(zhuǎn)載申明：轉(zhuǎn)載本號文章請注明作者和來源，本號發(fā)布文章若存在版權(quán)等問題，請留言聯(lián)系處理，謝謝。
推薦閱讀
更多架構(gòu)相關(guān)技術(shù)總結(jié)請參考“架構(gòu)師全店鋪技術(shù)資料打包”相關(guān)電子書(37本技術(shù)資料打包匯總詳情可通過“閱讀原文”獲取)。
內(nèi)容持續(xù)更新，現(xiàn)下單“全店鋪技術(shù)資料打包(全)”，后續(xù)可享全店更新“免費”贈閱，價格僅收198元(原總價350元)。
溫馨提示：
掃描二維碼關(guān)注公眾號，點擊閱讀原文鏈接獲取“IT技術(shù)全店資料打包匯總(全)”電子書資料詳情。
