通過FPGA，芯片設(shè)計者能在芯片送交制造（Tape Out）前，先為即將完成的ASIC或系統(tǒng)單芯片（SoC）創(chuàng)建數(shù)位雙胞胎版本，有助于產(chǎn)品驗證，并提高開發(fā)軟件。人工智能蔚為風(fēng)潮且相關(guān)技術(shù)快速翻新當(dāng)下，F(xiàn)PGA更同時是AMD和英特爾（2015年6月以167億美元收購全球第二大FPGA廠商Altera）AI產(chǎn)品布局的重要一環(huán)。
AMD于今年 6月27日發(fā)布了世界最大的FPGA芯片Versal Premium VP1902，相較上一代賽靈思Virtex UltraScale+VU19P，增加了AI專用處理器Versal，所有性能規(guī)格指標(biāo)都是兩倍起跳，并采用Chiplet設(shè)計，尺寸約為77×77毫米，擁有1,850萬個邏輯單元，以及控制平面操作的專用Arm 核心與協(xié)助調(diào)試的板載網(wǎng)絡(luò)。AMD預(yù)定第三季提供樣品給客戶，2024年初全面供貨。
▲ AMD開宗明義：現(xiàn)在就是 AI 時代，無論是 CPU、GPU 還是專用加速芯片，都要有 AI 能力。
▲ VP1902 設(shè)計目的不是當(dāng)單設(shè)備使用，更多以叢集部署，以協(xié)助芯片驗證和測試。模擬有數(shù)十億個晶體管的現(xiàn)代SoC相當(dāng)耗費(fèi)資源，依芯片大小和復(fù)雜性，可能需要跨越多個機(jī)架、數(shù)十甚至數(shù)百個FPGA。
▲ 因為FPGA 電路密度遠(yuǎn)不如原型設(shè)計的晶片，更大FPGA 容納更大晶片的設(shè)計邏輯，或FPGA 叢集放入更大規(guī)模設(shè)計。
▲ 2019 年 Hot Chips，賽靈思發(fā)表 Virtex UltraScale+ VU19P，今年 Versal Premium VP1902 規(guī)模則是兩倍。
▲ 由四塊 Chiplet 組成的 Versal Premium VP1902 邏輯密度是前代兩倍，且 AI 專用處理器 Versal 加持后，可提升八倍除錯表現(xiàn)。
▲ Versal Premium VP1902 各種性能指標(biāo)約是上代產(chǎn)品兩倍。
▲ Versal Premium VP1902 規(guī)格細(xì)節(jié)。
▲ AMD 藉 Chiplet 技術(shù)「經(jīng)濟(jì)的」擴(kuò)大 FPGA 規(guī)模。
▲ 芯片連接與封裝方式，不僅需接合 Chiplet，且還需支持密集的高速 I/O。
▲ 前代 Virtex UltraScale+ VU19P 的 Chiplet 配置方式。
▲ 前代 Virtex UltraScale+ VU19P「又長又寬」配置導(dǎo)致難以擴(kuò)展 I/O。
▲ 所以這次從1×4改為2×2，更能平衡Chiplet間的延遲。
▲ 2×2 Chiplet 亦能減少 40% 導(dǎo)線長度。
▲ 因此 AMD 這次才能打造如此巨大的 FPGA。
▲ 結(jié)合更新 7 納米制程、兩倍規(guī)模、2×2 Chiplet 排列、可程式化芯片內(nèi)網(wǎng)路。
▲ 四顆 VP1902 可比八顆 VU19P 有更高密度和更簡單系統(tǒng)設(shè)計。
▲ 經(jīng)Versal加持，達(dá)八倍除錯效率。
▲ 軟件串列掃描鏈（Scan Chain）的效能提升。
▲ 經(jīng)過17年發(fā)展，賽靈思最新FPGA成為AMD第六代設(shè)計模擬裝置。
這堪稱本屆 Hot Chips 罕見的完整簡報，內(nèi)容鉅細(xì)靡遺，AMD 變相對「靠設(shè)計芯片過日子的潛在受眾」做了整整 30 分鐘廣告，但 AMD 也表示，這些 FPGA 也非常適合固件開發(fā)和測試、驗證 IP 區(qū)塊和原型開發(fā)用。既然AMD都放出世界最巨大FPGA，接著我們就期待手握Altera的英特爾會如何出招吧。
1、FPGA五問五答系列一：FPGA提供了什么價值？
2、FPGA五問五答系列二：FPGA和CPU、GPU有什么區(qū)別？為什么越來越重要？
2、5G IC高速接口設(shè)計與測試挑戰(zhàn)
8、DDR技術(shù)演進(jìn)與測量挑戰(zhàn)
11、高速數(shù)字接口測量的去嵌入和均衡軟件使用方法
1、PCI Express 3.0 and 4.0測試挑戰(zhàn)
3、USB 3.1 Gen2 10G -Gen1 5G Receiver測試
9、芯片和芯片設(shè)計——集成電路設(shè)計科普
15、ASIC芯片設(shè)計生產(chǎn)流程
2、芯片設(shè)計實(shí)現(xiàn)介紹
6、集成電路設(shè)計的現(xiàn)狀與未來
本號資料全部上傳至知識星球，更多內(nèi)容請登錄智能計算芯知識（知識星球）星球下載全部資料。
免責(zé)申明：本號聚焦相關(guān)技術(shù)分享，內(nèi)容觀點(diǎn)不代表本號立場，可追溯內(nèi)容均注明來源，發(fā)布文章若存在版權(quán)等問題，請留言聯(lián)系刪除，謝謝。
溫馨提示：
請搜索“AI_Architect”或“掃碼”關(guān)注公眾號實(shí)時掌握深度技術(shù)分享，點(diǎn)擊“閱讀原文”獲取更多原創(chuàng)技術(shù)干貨。
