Intel 4細(xì)節(jié)曝光：較Intel 7性能提升20%，采用“強(qiáng)化銅”替代“鈷”

在近期于美國檀香山舉行的2022年度VLSI 國際研討會(huì)上，英特爾公布Intel 4制程的細(xì)節(jié)。英特爾表示，相較Intel 7，Intel 4 在相同功耗前提下提升20% 以上的性能，高性能元件庫（library cell）密度也是Intel 4的2倍，同時(shí)還達(dá)成了兩項(xiàng)關(guān)鍵目標(biāo)：滿足開發(fā)中產(chǎn)品需求，包括PC 客戶端的Meteor Lake，并推動(dòng)先進(jìn)制程技術(shù)和模組，帶領(lǐng)英特爾2025 年重回制程領(lǐng)先地位。

英特指出，Intel 4 于鰭片間距、接點(diǎn)間距及低層金屬間距等關(guān)鍵尺寸（Critical Dimension）持續(xù)朝微縮前行，并導(dǎo)入設(shè)計(jì)技術(shù)協(xié)同最優(yōu)化，進(jìn)一步縮小單一元件尺寸。通過基于FinFET技術(shù)的材料與結(jié)構(gòu)改良提升效能，Intel 4 單一N 型半導(dǎo)體或P 型半導(dǎo)體，鰭片數(shù)從Intel 7 高性能元件庫的4 片降至3 片。綜合上述技術(shù)，使Intel 4 大幅增加邏輯元件密度，并縮減路徑延遲和功耗降低。

另外，Intel 7 還導(dǎo)入了自對(duì)準(zhǔn)四重成像技術(shù)（Self-Aligned Quad Patterning，SAQP）和主動(dòng)元件閘極上接點(diǎn)（Contact Over Active Gate，COAG）技術(shù)提升邏輯密度。自對(duì)準(zhǔn)四重成像技術(shù)能通過單次光刻、兩次沉積與蝕刻步驟，將晶圓光刻圖案縮小了4 倍，且沒有多次光刻層疊對(duì)準(zhǔn)的問題。主動(dòng)元件閘極接點(diǎn)則將閘極接點(diǎn)直接設(shè)在閘極上方，而非傳統(tǒng)閘極一側(cè)，提升元件密度。Intel 4 進(jìn)一步加入網(wǎng)格布線方案（gridded layout scheme），簡(jiǎn)化并規(guī)律化電路布線，提升效能同時(shí)還改善生產(chǎn)良率。

隨著制程進(jìn)一步微縮，晶體管上方金屬導(dǎo)線、接點(diǎn)也隨之縮小。導(dǎo)線電阻和線路直徑呈現(xiàn)反比，該如何維持導(dǎo)線效能是需要克服的壁壘。Intel 4 采用新金屬配方稱為（Enhance Cu），使用銅為導(dǎo)線、接點(diǎn)主體，取代Intel 7 的鈷，外層再用鈷、鉭包覆；此方案兼具銅的低電阻特性，并降低自由電子移動(dòng)時(shí)撞擊原子使移位，進(jìn)而讓電路失效的電遷移（electromigration）現(xiàn)象，為Intel 3 和未來制程打好基礎(chǔ)。

最后，光罩圖案成像至晶圓的最重要改變，可能是在廣泛使用EUV 簡(jiǎn)化制程。英特爾不僅現(xiàn)有良好解決方案最關(guān)鍵層使用EUV，且Intel 4 較高互連層也使用了EUV，大幅減少光罩?jǐn)?shù)量和制程步驟。降低制程復(fù)雜性，亦同步替未來制程節(jié)點(diǎn)建立技術(shù)領(lǐng)先地位及設(shè)備產(chǎn)能，英特爾將在這些制程更廣泛使用EUV，并將導(dǎo)入全球第一款量產(chǎn)型高數(shù)值孔徑（High-NA）EUV 系統(tǒng)。

編輯：芯智訊-林子